Retour aux résultats · Valbonne

Offre vérifiée il y a 3 heures

Stage-Design Rtl Autour d'Une IP Risc-V pour Asic - Soc - Fpga H/F

ELSYS Design·Valbonne (Provence-Alpes-Côte d'Azur)Sur siteStage
Salaire non indiqué
Résumé Vox
  • Rôle principal: Étudier, comprendre et coder une IP RISC-V en RTL, proposer une architecture, et réaliser des tests fonctionnels et sur carte.
  • Compétences clés: Connaissances en VHDL, Verilog, SystemVerilog, simulations, testbench, et intégration d'IPs dans un contexte de conception ASIC ou FPGA.
  • Conditions et avantages: Stage en dernière année d'ingénieur en électronique, durée adaptée, localisé à Sophia Antipolis, avec titres restaurant, activités sociales, et prime transport.
  • Profil recherché: Étudiant en dernière année de cycle ingénieur, dynamique, passionné, motivé, avec bases solides en conception RTL et simulation.
Postuler à la sourceVous quittez VoxJobs pour hellowork.com — la candidature se fait directement chez l'entreprise. hellowork.com

Description du poste

Détail du poste Le design demeure une partie indispensable dans la conception d'un ASIC ou un FPGA. Que ce soit du pur design RTL, de l'intégration d'IPs basiques ou complexes ou bien du sanity check sur le code déjà élaboré, vous trouverez la partie qui vous intéresse le plus et dans laquelle vous souhaitez évoluer tout au long de votre carrière. Au sein du département micro-électronique avec des ingénieurs expérimentés en design et en verification, vous approfondirez vos connaissances et vos compétences tout au long du stage. L'objectif sera de maitriser les différentes étapes du flow de conception pour la partie Design. Lors du stage, les principales missions seront donc les suivantes : - Etudier et comprendre les spécifications de lIP RISC V à designer. - Proposer une architecture qui répond complètement au cahier des charges. - Coder l'IP en RTL (VHDL ou Verilog) en respectant les « Coding Rules » internes au groupe. - Intégration d'IPs si nécessaire. - Proposer un testbench pour une simulation fonctionnelle de l'IP. - Implémentation et tests sur carte. L'agence de rattachement de cette offre se situe à Nice Sophia-Antipolis. Profil Recherché Tu es en dernière année de cycle ingénieur en électronique avec une option Micro-Electronique. Tu as déjà des connaissances acquises en cours et/ou en TP sur les langages VHDL / Verilog / SystemVerilog. Tu as aussi des bases solides en simulations / testbench au niveau IP et/ou Top Level. Dynamique, passionné(e) et motivé(e), tu es en quête de défis techniques. Le stage se déroulera dans nos locaux de Sophia Antipolis et la durée sera adaptée au niveau d'études (4A ou 5A) Avantages Salariaux - - Titre restaurant presque intégralement pris en charge - - Accès aux activités sociales et culturelles du CSE - Prime Transport de 200 € net par an. Qui sommes-nous ELSYS Design est une société d'ingénierie spécialisée dans la conception de systèmes électroniques embarqués. Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l'ingénierie système. Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées. Vous aimez relever des défis techniques ? Vous avez envie d'évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D'intégrer une structure familiale, présentant les avantages d'un grand groupe ? Alors, n'hésitez plus : postulez et rencontrons-nous ! Mais aussi... Eur (€)

Panneau de transparence

Source originale
hellowork.com
Publiée
23 juin 2026 · date réelle
Dernière vérification
il y a 3 heures
Score de qualité
35/100
Salaire indiqué0
Entreprise identifiée0
applyUrl0
postedAt15
Description complète20

Semblables

Offres proches.

Un problème avec cette annonce ? Signaler une offre frauduleuse ou obsolète